有声,盗墓笔记有声小说

員工福利

1.五險(xiǎn)一金
2.每年體檢、員工及子女補(bǔ)充醫(yī)療保險(xiǎn)
3.法定年假及福利帶薪年假
4.團(tuán)建、節(jié)日福利、生日慶祝
5.業(yè)績(jī)獎(jiǎng)勵(lì)和股票期權(quán)
6.培訓(xùn)、晉升機(jī)會(huì)
7.免費(fèi)員工宿舍（無錫）
8.健身房及休閑互動(dòng)空間（無錫，上海）
9.免費(fèi)早餐、下午茶、每日水果

人才招聘

請(qǐng)投遞簡(jiǎn)歷給我們的人事部，電子郵件：hr@unimcom.com

職位名稱招聘類型所屬部門查看職位

版圖設(shè)計(jì)工程師校園招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)：
1、提供芯片及模塊的整體設(shè)計(jì)要求，完成版圖整體布局Floorplan
2、根據(jù)設(shè)計(jì)規(guī)則和電路要求，完成block level和 Top Level的layout設(shè)計(jì)
3、完成模塊以及芯片的layout設(shè)計(jì)驗(yàn)證，包括LVS、DRC、ANTENNA、PERC等
4、產(chǎn)生Abstract及LEF等相關(guān)文件
5、提取寄生參數(shù)，協(xié)助電路工程師完成后仿
6、協(xié)助APR工程師完成SOC的芯片整合
7、產(chǎn)生Tape-out 相關(guān)的數(shù)據(jù)和文件
8、相關(guān)layout文檔的撰寫

任職資格：
1、微電子、電子工程類相關(guān)專業(yè),本科及以上學(xué)歷，或有半導(dǎo)體設(shè)計(jì)課程知識(shí)的人才
2、2年以上模擬和混合信號(hào)layout工作經(jīng)驗(yàn)
3、熟悉IC設(shè)計(jì)流程, 并有一定的半導(dǎo)體器件基礎(chǔ)知識(shí)和模擬電路基礎(chǔ)知識(shí)
4、熟練運(yùn)用IC layout設(shè)計(jì)及驗(yàn)證工具( Cadence, Calibre等)
5、熟練運(yùn)用virtuoso-XL者優(yōu)先
6、具有Flash/SRAM/ROM等Memory layout工作經(jīng)驗(yàn)者優(yōu)先
7、熟悉SKILL/TCL等語言，具有APR工作經(jīng)驗(yàn)者優(yōu)先

模擬電路設(shè)計(jì)工程師校園招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)：
1、負(fù)責(zé)芯片的模擬電路設(shè)計(jì)和仿真
2、負(fù)責(zé)芯片的數(shù)據(jù)通路以及IO設(shè)計(jì)
3、指導(dǎo)布局工程師進(jìn)行布局規(guī)劃和布局性能改進(jìn)以及模具尺寸優(yōu)化
4、根據(jù)工藝和產(chǎn)品硅測(cè)試要求，設(shè)計(jì)和驗(yàn)證測(cè)試相關(guān)電路
5、支持post-silicon測(cè)試和調(diào)試

任職資格：
1、微電子等相關(guān)專業(yè)，本科及以上學(xué)歷，或有半導(dǎo)體設(shè)計(jì)課程知識(shí)的人才
2、熟練使用HSPICE、nanosim等仿真工具
3、有ADC/DAC/LDO/PUM/IO 經(jīng)驗(yàn)者優(yōu)先

數(shù)字設(shè)計(jì)及驗(yàn)證工程師校園招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)：
1、參與 Flash 產(chǎn)品開發(fā)、設(shè)計(jì)與驗(yàn)證，主要負(fù)責(zé)邏輯部分的設(shè)計(jì)和芯片驗(yàn)證
2、根據(jù)客戶功能要求定義設(shè)計(jì)實(shí)施規(guī)范
3、實(shí)現(xiàn)模塊級(jí)Verilog、系統(tǒng)Verilog模型和固件編碼
4、搭建整合芯片的混合信號(hào)仿真環(huán)境和測(cè)試平臺(tái)
5、根據(jù)設(shè)計(jì)要求開發(fā)驗(yàn)證腳本及測(cè)試程序開發(fā)
6、參與silicon問題調(diào)試

任職資格：
1、了解數(shù)字流程，能夠獨(dú)立完成數(shù)字前端設(shè)計(jì)中寫RTL code及仿真工作
2、微電子等相關(guān)專業(yè)，本科及以上學(xué)歷，有數(shù)字邏輯設(shè)計(jì)與驗(yàn)證經(jīng)驗(yàn)者優(yōu)先，或有半導(dǎo)體設(shè)計(jì)課程知識(shí)的人才
3、熟悉、RTL coding，Verilog simulation 和 Synthesis tools
4、了解全定制芯片設(shè)計(jì)流程，熟悉 cadence 的 Virtuoso 設(shè)計(jì)環(huán)境
5、具有FLASH 存儲(chǔ)器電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

數(shù)字設(shè)計(jì)及驗(yàn)證工程師社會(huì)招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)
1.參與Flash產(chǎn)品開發(fā)、設(shè)計(jì)與驗(yàn)證，主要負(fù)責(zé)邏輯部分的設(shè)計(jì)和芯片驗(yàn)證
2.根據(jù)客戶功能要求定義設(shè)計(jì)實(shí)施規(guī)范
3.實(shí)現(xiàn)模塊級(jí)Verilog、系統(tǒng)Verilog模型和固件編碼
4.搭建整合芯片的混合信號(hào)仿真環(huán)境和測(cè)試平臺(tái)
5.根據(jù)設(shè)計(jì)要求開發(fā)驗(yàn)證腳本及測(cè)試程序開發(fā)參與silicon問題調(diào)試

任職資格
1.了解數(shù)字流程，能夠獨(dú)立完成數(shù)字前端設(shè)計(jì)中寫RTL code及仿真工作
2.微電子等相關(guān)專業(yè)，碩士及以上學(xué)歷，有2-3年以上數(shù)字邏輯設(shè)計(jì)與驗(yàn)證經(jīng)驗(yàn)者優(yōu)先
3.熟悉、RTL coding，Verilog simulation 和 Synthesis tools
4.了解全定制芯片設(shè)計(jì)流程，熟悉 cadence 的 Virtuoso 設(shè)計(jì)環(huán)境
5.具有FLASH 存儲(chǔ)器電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮

模擬電路設(shè)計(jì)工程師社會(huì)招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)：
1.負(fù)責(zé)芯片的模擬電路設(shè)計(jì)和仿真
2.負(fù)責(zé)芯片的數(shù)據(jù)通路以及IO設(shè)計(jì)
3.指導(dǎo)布局工程師進(jìn)行布局規(guī)劃和布局性能改進(jìn)以及模具尺寸優(yōu)化
4.根據(jù)工藝和產(chǎn)品硅測(cè)試要求，設(shè)計(jì)和驗(yàn)證測(cè)試相關(guān)電路
5.支持post-silicon測(cè)試和調(diào)試

任職資格：
1.微電子等相關(guān)專業(yè)，碩士及以上學(xué)歷
2.熟練使用HSPICE、nanosim等仿真工具
3.有ADC/DAC/LDO/PUM/IO 經(jīng)驗(yàn)者優(yōu)先

版圖設(shè)計(jì)工程師社會(huì)招聘，無錫研發(fā)部: 工作城市

無錫

工作職責(zé)：
1.提供芯片及模塊的整體設(shè)計(jì)要求，完成版圖整體布局Floorplan；根據(jù)設(shè)計(jì)規(guī)則和電路要求，完成block level和 Top Level的layout設(shè)計(jì)
2.完成模塊以及芯片的layout設(shè)計(jì)驗(yàn)證，包括LVS、DRC、ANTENNA、PERC等
3.產(chǎn)生Abstract及LEF等相關(guān)文件
4.提取寄生參數(shù)，協(xié)助電路工程師完成后仿
5.協(xié)助APR工程師完成SOC的芯片整合
6.產(chǎn)生Tape-out 相關(guān)的數(shù)據(jù)和文件
7.相關(guān)layout文檔的撰寫

任職資格：
1.微電子、電子工程類相關(guān)專業(yè),本科及以上學(xué)歷
2.2年以上模擬和混合信號(hào)layout工作經(jīng)驗(yàn)
3.熟悉IC設(shè)計(jì)流程, 并有一定的半導(dǎo)體器件基礎(chǔ)知識(shí)和模擬電路基礎(chǔ)知識(shí)
4.熟練運(yùn)用IC layout設(shè)計(jì)及驗(yàn)證工具( Cadence, Calibre等)；熟練運(yùn)用virtuoso-XL者優(yōu)先
5.具有Flash/SRAM/ROM等Memory layout工作經(jīng)驗(yàn)者優(yōu)先
6.熟悉SKILL/TCL等語言，具有APR工作經(jīng)驗(yàn)者優(yōu)先